| FPGA項目實戰系列課程－－(系列六)FPGA數字信號處理設計 |
課程目標 |
| 針對Altera和Xilinx的數字信號處理解決方案進行培訓。了解基于FPGA的數字信號處理系統體系結構及系統開發流程，掌握基于FPGA的數字信號處理算法設計及調試驗證技術 |
|
班級規模及環境 |
|
為了保證培訓效果，增加互動環節，我們堅持小班授課，每期報名人數限5人，多余人員安排到下一期進行。 |
|
上課時間和上課地點 |
上課地點：【【上海總部】：同濟大學(滬西)/星河世紀廣場(11號線上海西站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院
【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：凱盟大廈(新華路) 【成都分部】：四威大廈(泰安里營門口路)
近開課時間(周末班/連續班/晚班）：FPGA數字開班時間：2025年5月19日....--即將開課--............ |
|
學時和學費 |
◆課時：共8天，64個學時
◆外地學員：代理安排食宿（需提前預定）
☆合格學員免費頒發相關資格證書，提升您的職業資質
作為早專注于嵌入式培訓的專業機構，曙海嵌入式提供的證書得到本行業的廣泛認
可，學員的能力得到大家的認同。
☆合格學員免費推薦工作
★實驗設備請點擊這兒查看★ |
|
新優惠 |
|
◆團體報名優惠措施：兩人95折優惠，三人或三人以上9折優惠 。注意：在讀學生憑學生證，即使一個人也優惠500元。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后免費提供一個月的技術支持，充分保證培訓后出效果；
3、培訓合格學員可享受免費推薦就業機會。 |
|
課程大綱
|
第一階段 |
第一階段首先介紹數字信號處理的基本概念，其次對數字信號處理的兩種解決方案進行分析和對比，重點講述常用數字信號處理模塊的FPGA實現，通過硬件描述語言對這些模塊的描述和驗證，幫助學員加深對算法硬件實現的認識。通過對Matlab和Simulink使用方法的簡要介紹，幫助學員掌握重要的數字信號處理工具的使用方法。后對[Altera]/[Xilinx]的數字運算IP核進行介紹及實踐。 |
1.
數字信號處理基本概念
1.1 信號的表示與數字化
1.2 數的表示
1.3 采樣原理
1.4 傅里葉變換
1.5 濾波器
【AD接口專題：AD與FPGA接口】
2. 數字信號處理解決方案及設計流程
2.1 傳統的DSP處理器解決方案
2.2 基于FPGA的解決方案
2.3 基于FPGA+DSP解決方案
【DSP接口專題：TI DSP與FPGA接口】
【高速互聯專題：FPGA中的SERDES】
【C to HDL專題：ImpulseC解決方案】
3. 常用數字信號處理模塊的FPGA實現
3.1 加減乘除的FPGA實現
3.2 DDS的FPGA實現
3.3 FFT的FPGA實現
3.4 Cordic的FPGA實現
3.5 濾波器的FPGA實現 |
【實驗】
1. Matlab與Simulink工具箱使用實踐
1.1 Matlab基礎
1.2 M文件：腳本與函數
1.3 Simulink基礎
1.4 Simulink建模
2. [Altera]/[Xilinx]中典型數字信號處理IP使用實踐
2.1 濾波器IP核：FIR
2.2 變換IP核：FFT
2.3 調制IP核：DDS
2.4 編碼IP核：CORDIC，8b/10b
2.5 糾錯IP核：Viterbi |
第二階段 |
| 在第二階段，重點介紹[Altera
DSP Builder]/[Xilinx System Generator]的相關內容，包括設計流程、常用IP模塊介紹及使用方法，在Simulink中搭建層次化的算法結構。講解利用ModelSim進行協同仿真的方法，利用[SignalTap]
/[ChipScope]進行軟硬件協調測試手段。 |
1.
[Altera]/[Xilinx]的DSP解決方案及設計流程
2. [Altera]/[Xilinx]FPGA的DSP資源
3. [DSP Builder]/[System Generator]常用IP核
4. [DSP Builder]/[System Generator]仿真
5. [DSP Builder]/[System Generator]的軟硬件協調測試
【通信中的數字信號處理專題】
【多媒體信號處理專題】 |
【實驗】
1. [DSP Builder]/[System Generator]工具箱使用方法
1.1 構建第一個[DSP Builder]/[System
Generator]系統
1.2 層次化設計及系統構建方法
1.3 常用IP模塊及設計要點
2. 仿真及調試實踐
2.1 DDS信號源設計與Modelsim仿真
2.2 [SignalTap]/[ChipScope]調試實踐
2.3 [DSP Builder 與Quartus II]/[System
Generator與ISE]的接口
【Accel DSP專題】開發流程、工具鏈、操作實踐
|
|
首 頁 
主站蜘蛛池模板：
桑日县|
丹凤县|
文化|
长寿区|
石楼县|
保亭|
玉树县|
惠州市|
休宁县|
黔江区|
宕昌县|
交口县|
常熟市|
柘荣县|
湖州市|
长寿区|
大悟县|
上林县|
化州市|
光山县|
赣州市|
广宗县|
江城|
德阳市|
越西县|
胶南市|
宣化县|
马关县|
封丘县|
廊坊市|
仪陇县|
宁乡县|
五原县|
沈丘县|
城市|
新余市|
新津县|
连山|
中阳县|
宿迁市|
许昌市|
